RISC-V の V 拡張について妄想すること

昨日の続き。いかにハードウェアの実装を効率化するかという妄想の話です。
SRAM 上に レジスタを実現すると下の図の様になるのでしょう。面倒なので省略していますが、アドレス空間は32です。
f0054075_12444952.png
そしてベクトル長を2倍にすると下の図。アドレス空間は64に増えます。同じ SRAM を 4個積んでいるので、エレメント番号が飛んでいます。データサイズを混在させると無駄が目立ちますね。
f0054075_21371711.png
なので、下のような配置に変えてみる。無駄なのは変わらないじゃんって思うでしょ?実はここで言及している無駄は、メモリセルの無駄じゃなくて、読み書きポートの無駄なのです。上の配置だと、たとえデータサイズが 32bit 同士の演算でも 1回の演算で 2個のデータを扱えません。下なら可能です。
f0054075_21375044.png
あ、レジスタ番号は小さい方から順に小さいサイズを割り当てるんだった。面倒だから、もう図は直さないけど…

[PR]
トラックバックURL : http://tom01h.exblog.jp/tb/27361718
トラックバックする(会員専用) [ヘルプ]
※このブログはトラックバック承認制を適用しています。 ブログの持ち主が承認するまでトラックバックは表示されません。
by tom01h | 2016-12-16 20:33 | PCとか | Trackback | Comments(0)