V-scale Chip を直すしかないのかな?

V-scale のコア外は Vivado に任せてみようと思った目論見は失敗に終わりました。AHB Xbar を自力で直すしかないみたいです。
AHB Xbar が難しいことになっているのは、無駄にタイミングを気にしているせいだと気づきました。マスタ→バス→スレーブの転送は許しているのに、マスタ→バス→マスタの調停の信号は1サイクル転送を許していません。このせいでXbarの設計が無駄に難しくなっています。設計を簡単にするために、調停の信号も1サイクル転送を許せばよいかと。
がしかし、HREADYは多分受けてから結構いっぱい使っているよなぁ。遅くなるのは必至です。これはV-scaleを直すべきか?うだうだ考えていたら、リクエストホールド用のREADYとリードデータ用のREADYが混ざっているのが悪いのではないかとの考えに至る。AXI Lite にするとARREADY と RVALID に分かれるのでタイミング設計がしやすくなるかも?

[PR]
トラックバックURL : http://tom01h.exblog.jp/tb/27924970
トラックバックする(会員専用) [ヘルプ]
※このブログはトラックバック承認制を適用しています。 ブログの持ち主が承認するまでトラックバックは表示されません。
by tom01h | 2017-06-26 20:57 | PCとか | Trackback | Comments(0)