カテゴリ:PCとか( 132 )

だいぶ強引に組み込みました。特殊値の入力は FMUL はまだ対応していません。
清書とか検証とかは FMADD を組み込んでから考えます。
とりあえずリハビリです。でも、tests の rv32uf-p-fadd は PASS したので、Github にはおいておきました。

[PR]
by tom01h | 2017-09-06 22:46 | PCとか | Trackback | Comments(0)
やっと時間が取れそうなので、久々に V-Scale をいじり始めました。
でもなんか、もう全然覚えてないです。せっかく転送命令で練習した時のことも忘れているし…
で、特殊値のことはひとまず置いておくとして、普通の FADD, FSUB が出来るようにしてみた。演算結果は良いのだが、フラグが合わない。というか、tests を見てもフラグがクリアされるタイミングが分からない。
マニュアルを読み直してみたら CSRRW のバグでした。rs1=x0 で書き込みを無視するのは CSRRC と CSRRS だけだよ。なんでこんなのが残っているんだよ~~
しかし、V-Scale はこういうところ、あんまりちゃんとしていないなぁ。

[PR]
by tom01h | 2017-09-03 23:52 | PCとか | Trackback | Comments(0)
大体いつも月例アップデートの後には原因不明のダウンロードが続いていたのですが、ついに原因が分かった気がします。ストアアプリのアップデートを実行していたみたいです。ほとんど使いもしないのに…
ストアの設定で自動更新をOFFにする事が出来ました。
f0054075_08561244.png

[PR]
by tom01h | 2017-08-12 09:02 | PCとか | Trackback | Comments(0)
VOYOのWifi不調はここのところ出ていないのですが、1個ぐらい持っていてもよいだろうと思って安かった時に買いました。あれ?Only For MacMook って書いてある。けど使えたから良いや。
f0054075_13340521.jpg

[PR]
by tom01h | 2017-07-30 13:34 | PCとか | Trackback | Comments(0)

FPGAマガジン No.18

発売日から1日遅れで届きました。ざっと眺めているのですが…
えぇぇぇっ、オリジナルのRISC-Vは5ステージの非パイプラインだって?
まあ、それは良いか。で、期待のマシンモードは何となく実装されているみたいだけど、ちゃんと使い物になるのだろうか?ソースを見てみたくてサポートページ行ってみたら、まだ準備中でした…
CPUの外は結構参考になりそうですよ。まだ読んでないけど。
f0054075_21473418.jpg

[PR]
by tom01h | 2017-07-26 21:54 | PCとか | Trackback | Comments(0)

Insider 16232

なんかアップデートがうまく動かなくて途中で止まっちゃうので、ISOをダウンロードしてからアップデートしました。
それでも1回目はうまくいきません。暑いせいかな?
Bash on Windows がストアに対応したから入れなおしたほうがいいって話だけど面倒ですねぇ。
自作とかダウンロードしたファイルは Windows 側に移したホームの下にあるので、apt install と make install だけやり直せばよいのかな?
とりあえずRISC-Vのgccのビルド中…

[PR]
by tom01h | 2017-07-18 00:48 | PCとか | Trackback | Comments(0)

FSQRTモデル

思ったよりも手間取りました。そもそもCで書いた何となく動くものがあって、それを翻訳するだけのはずなのですが…
乗算との回路共有の兼ね合いで、ループが半サイクルずれているんですよね。そのせいでなんか良く分からない動きになっちゃうんです。とりあえず波形を見ながら現物合わせで直して…
サブノーマル入力は精度不足になるだけのようですね。FDIVから荒いプレシフタをコピーしてきます。
ちなみに平方根なので、サブノーマル出力もオバーフローもアンダーフローもありません。
さて、これから1個の回路にマージしていく作業ですか?その前に整数除算にプレシフト付けるのかな。

[PR]
by tom01h | 2017-07-17 00:33 | PCとか | Trackback | Comments(0)

FPGAマガジン続報

アマゾンにもFPGAマガジン次号が来ました。RISC-V特集ですよ~~。
ってか、オリジナルのRISC-Vだと。だれが書いているんだろうか?もう、V-Scaleは捨てちゃおうかな。

[PR]
by tom01h | 2017-07-11 23:22 | PCとか | Trackback | Comments(0)

FDIV モデル 2

FDIV のモデルを作ります。整数除算と丸めはすでに持っているので、くっつけるだけで簡単にできると思っていました。実際、正規化数を扱っているだけなら、今まで作った部品のコピペで出来ました。
また、サブノーマルの出力の方はそれほど難しくなく、すでに持っているサブノーマル出力機能付きのノーマライザを通すだけで出来ます。回路化するときはどうせ共有する部品ですし。
入力はちょっと難しいですが、整数除算を高速化するためのプレシフタとの共通化を視野に入れて考えます。
まず条件として、被除数が大きすぎて除数を引いた後の部分剰余がまだ、除数よりも大きいままだと除算が成立しません。被除数が小さすぎる分には、必要な精度を得るためのループ数が多くなるだけです。それを前提として、回路を節約するために8bit単位の荒いプレシフトをすることにしました。
途中で桁が足りなくなったりして苦労しましたが、とりあえずモデルは完成しました。回路化するときに、もう一度見直そうと思います。

[PR]
by tom01h | 2017-07-08 23:18 | PCとか | Trackback | Comments(0)

FDIV モデル

久々ですが、FPU演算器のモデル設計を再開します。次は FDIV です。整数除算も出来ているし、丸めも別に作っているので、コピペだけで簡単にできました。サブノーマルのことを考えなければ…
ということで、中途のを GitHub に置いておきました。
しかし、サブノーマル入力はどうすればよいのだろうか?
最悪、被除数はそのままでもループ回数さえ増やせば大丈夫なはず。でも、除数が小さいと無理だよねぇ。プレシフト必要かな?整数除算でも使える方式を考えてみるか。
出力はサブノーマル出力ができるノーマライザに、右詰めで答えを入力すれば良いと思います。

[PR]
by tom01h | 2017-07-06 22:42 | PCとか | Trackback | Comments(0)