<   2017年 04月 ( 12 )   > この月の画像一覧

モバイルモニター

ドスパラのモバイルモニターを買いました。タブレットの画面だけを切り売りしている感じの物です。なんか発色が悪いですねぇ。音もいかにもモバイルって感じです。
別に外でデモをしようなんて事はないと思うんですけどね。無くなる前に買っておきました。
f0054075_22512771.jpg

[PR]
by tom01h | 2017-04-30 22:54 | PCとか | Trackback | Comments(0)

かぐら

こんな時期ですが、かぐらにスキーに行ってきました。
あまり考えてなかったのですが、当然こぶですよねぇ。しかも一緒に行ったのはうまい人ばかり。
雨降ったり吹雪いたり大変でしたか、久々に目いっぱいこぶを滑りました。軟らかいのは良かったんですが、すごく掘れててやっぱり難しいです。たくさん滑ったので結構慣れたかな?すごく疲れたけど。

[PR]
by tom01h | 2017-04-29 23:59 | スキー | Trackback | Comments(0)

Insider Preview 16176

Creators Update に合わせて Insider Preview を使うのはやめていたのですが、うれしい事にまた使う理由ができたみたいです。ファイルシステムが強化されて、ネットワークドライブがマウントできるようになったみたいです。Inspiron はもう一度 Insider Preview にするか。
[PR]
by tom01h | 2017-04-28 21:49 | PCとか | Trackback | Comments(0)

Arty Z7-20 Hdmi Out

Arty Z7 の HDMI 出力サンプルを試してみたいと思います。説明は ここ にあります。
まずは ここ からソースを取ってきます。TMDS がどうのこうの言ってコンパイルが通りません。ブロックダイアルラムを見ると、RGB to DVI Video Encoder なるモジュールの出力が浮いています。
このままでは良く分からないので、今度は ここ からとってきます。なぜか同じようなものが2個あるのですが、こっちは Xilinx のモジュールを TCL スクリプトから生成する(取って来るだけ?)、前の奴はすでに生成済みのを使う違いがあるみたいです。
f0054075_22234112.jpg
ブロックダイアグラムはこんな感じ。小さくて見えないでしょうが、右上にあるのが問題の TMDS 端子のようです。ちゃんと繋がっています。
f0054075_22274295.png
これに対して TMDS の繋がっていない方はこんな感じです。何が悪くて切れちゃっているのかは解析できず…
f0054075_22325894.png

[PR]
by tom01h | 2017-04-23 23:19 | PCとか | Trackback | Comments(0)

ARTY Z7 買った

当然ながら、欲しいのを我慢することはできません。欲しかったので買いました。使い方はこれから考えます。買うばっかじゃなく、ちゃんと使えよって話もありますが…
ARTY Z7 はちょっと長いかと思っていたのですが、 ARTY と同じ大きさでした。そして相変わらず小さな箱に、ボードが1枚だけ入っています。マイクロSDもついてません。ケーブルもなければ説明書もない。ネットを使えない人を切り捨てていく姿勢は素晴らしいと思います。
ちゃんと 20 が届きましたよ。
f0054075_22404855.jpgf0054075_22404944.jpg
[PR]
by tom01h | 2017-04-18 22:42 | PCとか | Trackback | Comments(0)

ARTY Z7

秋月電子で ARTY Z7扱いが始まった みたいです。
Zynq って言う、ARM をハードマクロで混載した FPGA を乗っけています。これがあれば、理屈的には Rocket-chip で Linux を動かしたりできるはず。まぁ、変更なしで動く環境は配ってないけど。
これあると、何か新しい遊びできるかな?とりあえず買ってみるか?その前に、V-scale chip 直せって言われそうですが…

[PR]
by tom01h | 2017-04-16 23:39 | PCとか | Trackback | Comments(0)
コンパイル後にいろいろと変更するのは格好悪いので…
--- a/bsp/env/freedom-e300-hifive1/link.lds
+++ b/bsp/env/freedom-e300-hifive1/link.lds
@@ -4,6 +4,7 @@ ENTRY( _start )
MEMORY
{
+ spi (rxai!w) : ORIGIN = 0x00400000, LENGTH = 512M
flash (rxai!w) : ORIGIN = 0x20400000, LENGTH = 512M
ram (wxa!ri) : ORIGIN = 0x80000000, LENGTH = 16K
}
@@ -22,7 +23,7 @@ SECTIONS
.init :
{
KEEP (*(SORT_NONE(.init)))
- } >flash AT>flash :flash
+ } >flash AT>spi :flash
以下同様に AT> を変更。最後の1行を取っ払うのはこうかっ。
--- a/bsp/env/common.mk
+++ b/bsp/env/common.mk
@@ -25,11 +25,12 @@ INCLUDES += -I$(PLATFORM_DIR)
TOOL_DIR = $(BSP_BASE)/../toolchain/bin
-CC := $(TOOL_DIR)/riscv32-unknown-elf-gcc
-AR := $(TOOL_DIR)/riscv32-unknown-elf-ar
+CC := riscv32-unknown-elf-gcc
+AR := riscv32-unknown-elf-ar
LDFLAGS += -T $(LINKER_SCRIPT) -nostartfiles
LDFLAGS += -L$(ENV_DIR)
+LDFLAGS += -e 0 ← これ


[PR]
by tom01h | 2017-04-11 00:13 | PCとか | Trackback | Comments(0)
ソフトは論理のリポジトリには含まれてないんじゃないかと疑い始めました。ソフト用のリポジトリ が別にあるようです。
git clone --recursive https://github.com/sifive/freedom-e-sdk.git
またしても gnu-tools を取りに行くので途中で止めます。自前のコンパイラを使わないで済ますためのオマジナイ。
--- a/bsp/env/common.mk
+++ b/bsp/env/common.mk
@@ -25,8 +25,8 @@ INCLUDES += -I$(PLATFORM_DIR)
TOOL_DIR = $(BSP_BASE)/../toolchain/bin
-CC := $(TOOL_DIR)/riscv32-unknown-elf-gcc
-AR := $(TOOL_DIR)/riscv32-unknown-elf-ar
+CC := riscv32-unknown-elf-gcc
+AR := riscv32-unknown-elf-ar
V-scale 用に作ったコンパイラは rv32im なので、a 拡張付きで作り直します。
./configure --prefix=/opt/riscv --with-arch=rv32ima --with-abi=ilp32
sudo make
a を付けるだけなら vscale-chip と共存できると信じてます。
make して software/demo_gpio に移って Intel Hex に変換します。
make software PROGRAM=demo_gpio BOARD=freedom-e300-arty
cd software/demo_gpio
riscv32-unknown-elf-objcopy -O ihex demo_gpio demo_gpio.ihex
これを mcs ファイルの後ろにくっつけるのですが、”:00000001FF” はファイル終了マークなので削除してから連結します。で書き込んでみると… 動かん。ちょっと変更してみると動きました。00400000 が QSPI のローカルアドレスで、 20400000 がシステムから見たアドレスになるのだと思います。最後の1行は必要なさそうなので取っちゃいました。
1c1
< :020000040040BA
---
> :0200000420409A
4098c4098
< :020000040041B9
---
> :02000004204199
5834a5835
> :040000052040000097
[追記 この手変更は 明日の記事 で解決します]
ビルド済みの mcs とは、少しだけ動きが違うようです。
f0054075_22025507.png
同じ要領で dhrystone を試してみたのですが、残念ながら、キー入力を待たないようです。で、デフォルトのループ回数は大きすぎるようなので変更しました。
--- a/software/dhrystone/dhry_stubs.c
+++ b/software/dhrystone/dhry_stubs.c
@@ -11,5 +11,6 @@ long time(void)
// set the number of dhrystone iterations
void __wrap_scanf(const char* fmt, int* n)
{
- *n = 100000000;
+//*n = 100000000;
+ *n = 100000;
}
流してみると…
Dhrystone Benchmark, Version 2.1 (Language: C)
Program compiled without 'register' attribute
Please give the number of runs through the benchmark: ← ここで入力を待ってくれない
Execution starts, 100000 runs through Dhrystone
Execution ends
Final values of the variables used in the benchmark:

Microseconds for one run through Dhrystone: 40.0
Dhrystones per Second: 25000.0

Progam has exited with code:0x00000000
[追記
ちなみにビルド済みの mcs を編集して自前プログラムを走らすには、ビルド済みの mcs から プログラム部分を削除する必要があります。

まずは、mcs (Intel HEX フォーマット) ファイルの解析。
mcs は巨大すぎるので、データの行を取っ払って見通しをよくします。

grep -v ":10" freedom-e310-arty-1-0-2.mcs | less

:020(正確には:02000004)で始まるのがベースアドレスを指定する行

で、:020000040040BA 以降がプログラム部分で、それ以前が回路部分です。
プログラム部分を自前のプログラムと差し替えます。

ちなみにこれはブートアドレスが20400000の場合で、QSPIのベースアドレスを引いたアドレスが00400000で、この指定が:020000040040BAです。]

[PR]
by tom01h | 2017-04-10 00:47 | PCとか | Trackback | Comments(0)
WSL が新しくなっているかもしれないので、chisel のテストも兼ねて Freedom E310 を作ってみます。
Arty 用の E310 のマニュアルは ここ。論理は GitHub
sudo apt install default-jre
sudo apt install default-jdk

git clone https://github.com/sifive/freedom
cd freedom/
git submodule update --init --recursive ← 途中(riscv-tools)で止めたけど
make -f Makefile.e300artydevkit verilog
おや?Verilog 出てるぞ。WSL の問題、修正されたのかな?
調子に乗って FPGA 用のビルドも試してみます。Vivado は Windows 用を使うので、~/bin/vivado のシェルスクリプトを作ってみました。
cmd.exe /C C:\\Xilinx\\Vivado\\2016.4\\bin\\vivado.bat $*
環境変数がないって怒られました。ちょっと強引ですが、vivado に
cmd.exe /C C:\\Users\\tom01\\bin\\vivado.bat $*
vivado.bat に
set VSRC_TOP=c:\Users\tom01\RISC-V\freedom\builds\e300artydevkit\sifive.freedom.everywhere.e300artydevkit.E300ArtyDevKitConfig.v
set EXTRA_VSRCS=C:\Users\tom01\RISC-V\freedom\rocket-chip\vsrc\AsyncResetReg.v c:\Users\tom01\RISC-V\freedom\rocket-chip\vsrc\DebugTransportModuleJtag.v c:\Users\tom01\RISC-V\freedom\sifive-blocks\vsrc\SRLatch.v
call C:\Xilinx\Vivado\2016.4\bin\vivado.bat %*
で、ビルドが出来たみたいです。
つぎに Arty で流してみます。参考にしたのはいつもお世話になっている ここ。動きませんよ。仕方がないので、SiFive の ビルド済みファイル で試してみるとちゃんと動きました。差分を確認してみたところ、ほかにも細かな違いはありますが、大きくは ”:020000040040BA” 以降のデータが自作の方にはごっそり無いみたいです。たぶん論理はちゃんとできたけど、プログラムがないのだと思います。強引ですが、ここら辺の足りない分をコピーしてリトライするとちゃんと動きました。git submodule update を途中で止めちゃったのがいけないのでしょうね。だってとっても時間がかかるんですよ。

[PR]
by tom01h | 2017-04-09 21:33 | PCとか | Trackback | Comments(0)

Vostro にも RISC-V

Creators Update に合わせて、主力のデスクトップにも RISC-V 環境を構築中です。ついでに、Vivado も ModelSim も最新にしようかと思います。
で、ひとつ大事なことに気付きました。巨大な波形ファイルを作ると、ウイルス監視ソフトが頑張り過ぎちゃうみたいです。Verilator を使って vscale-chip をシミュレーションすると、一気に数百メガのファイルを吐き出します。それが原因か定かではないのですが、シミュレーションが終わってからプロンプトが出るまでにとっても時間がかかる。Inspiron でやっていたときは、Defender が勝手に止まっていたみたいです。Defender には監視除外の指定ができるみたいなので、フォルダごと監視から除外の指定をしちゃいました。
それにしても、やっぱり速いPCは良いなぁ。

[PR]
by tom01h | 2017-04-08 14:35 | PCとか | Trackback | Comments(0)