雑多な趣味の記録帳

tom01h.exblog.jp

vivado でバイト制御付きの RAM を推論する

ada さんに教えてもらった このページ を参考に、バイト制御付きの RAM の記述を見直そうと思います。記述自体を真似するのではなく、テンプレートが参考になるというところを…
まずは、Source の中から適当に選んで Verilog ファイルを開きます。
f0054075_22331695.png
そして電球マークをクリックして Language Templates を開いて、Verilog/Synthesis Constructs/Example Modules/… を選ぶとサンプルが表示されます。先のページの例と比べると、だいぶ洗練された感がありますね。ごく普通の Verilog 記述に見えます。
これを参考に書いた Verilog が、このファイル の下のモジュールになります。ついでにイネーブルも入れたら遅くなりました。
f0054075_22361142.png
今まではいい方法が分からなかったので、バイト幅の RAM を横に並べていました。
当然のとこながら、初期化データもバイトサイズに分割するという面倒な目に合っていましたが、今後は面倒から開放されそうです。そうはいっても、エンディアン変換は必要なのですが…

[PR]
トラックバックURL : https://tom01h.exblog.jp/tb/29821726
トラックバックする(会員専用) [ヘルプ]
※このブログはトラックバック承認制を適用しています。 ブログの持ち主が承認するまでトラックバックは表示されません。
by tom01h | 2018-05-30 23:21 | Trackback | Comments(0)