2019年 07月 28日
tiny-dnn-fpga アクセラレータを DW-Convolution 逆方向誤差伝搬に対応する
Zynq (Arm CPU 内蔵の FPGA) 上でオープンソースの tiny-dnn を使った MNIST の学習をしています。
tiny-dnn を改変し、計算に時間のかかる畳み込みとプーリング順方向をプログラマブルロジック(PL)に作ったアクセラレータで並列に計算し、その他は PS 中の CPU で tiny-dnn をそのまま計算します。
今回は Depthwise Convolution レイヤの逆方向誤差伝搬です。
結構少ない修正で対応できました。
0.48s で終わってほしいところが 0.84s 位で終わりました。
正直、結構飽きてきました。多分見てくれている方も飽きてますよね。
で、最後の ΔW の計算はひと工夫必要なのに、まだいい方法を思いついていないんです。
github 更新しました。
by tom01h
| 2019-07-28 20:26